Согласно отчетам, TSMC собирается завершить исследования и разработки усовершенствованной упаковки чипов на уровне панелей (PLP) и планирует начать мелкомасштабное производство около 2027 года.
Чтобы удовлетворить спрос на более мощные чипы искусственного интеллекта, усовершенствованная упаковка чипов на уровне панели будет использовать квадратные субстраты, которые могут вместить больше полупроводников вместо традиционных 300 -миллиметровых круговых подложков.
Два источника показали, что в первом поколении новой технологии упаковки TSMC будут использоваться подложки 310 мм x 310 мм.Это намного меньше, чем размер 510 мм x 515 мм, ранее протестированные производителями чипа, но все же обеспечивает большую площадь поверхности, чем традиционные круглые пластины.
TSMC ускоряет свой прогресс в развитии.Источник сообщил, что компания строит пилотную производственную линию в городе Таоюан, Тайвань, Китай, с целью начала мелкомасштабного производства около 2027 года.
Крупнейший в мире поставщик упаковки и тестирования чипов Riyueguang, ранее подтвердил, что он строит линию упаковки чип -упаковки на уровне панели с использованием подложки 600 мм × 600 мм.Однако, когда он узнал, что начальный размер TSMC был относительно небольшим, он решил построить еще одну пробную линию производства в Каосинг с таким же размером, что и TSMC.
Чип -упаковка когда -то считалась более низкими техническими требованиями, чем производство чипов.Тем не менее, для вычислительных чипов искусственного интеллекта, передовые методы упаковки, такие как технология упаковки Cowos Cowos Cowos, теперь стали одинаково важными в качестве производства чипов.Это связано с тем, что передовая технология упаковки может интегрировать графические процессоры, процессоры и память с высокой пропускной способностью (HBM) в один суперкомпьютер, такой как Blackwell Nvidia.Broadcom, Amazon, Google и AMD также полагаются на технологию Cowos TSMC для удовлетворения своих потребностей в упаковке чипов.
RFQs/ORDER (0)